This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Equivalents: EC Classification: Priority Number(s): IPC Classification: Application Requested Patent: Applicant(s):: Publication date: Patent Number: Inventor(s): MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE H01L23/12; H01L21/56; H01L23/48 JP1760995C, JP4047977B SONY KK AKIYAMA KATSUHIKO; others: 02 JP19830083188 19830512 1984-11-27 JP59208756 ☐ <u>JP59208756</u> Abstract

CONSTITUTION:Au plating 12 of 1mum thickness, Ni plating 13 of 1mum thickness and Au plating 14 of 3mum are laminated on an Fe substrate 11 of 35mum thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat radiation can be manufactured automatically by solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, substrate is selectively removed by etching. 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly 11i. The transfer-molding with epoxy resin 20 is carried out so as to make thickness t=1mm.. The Fe substrate is removed by etching with FeCl3 wherein the semiconductor device is mounted on a substrate and, after being connected to external electrodes, enclosed integrally with resin and the Data supplied from the esp@cenet database - 12

PURPOSE:To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method

(B) 日本国特許庁 (JP)

①特許出願公開

®公開特許公報(A)

昭59-208756

6bInt. Cl.3 H 01 L 23/12 21/56

23/48

識別記号

庁内整理番号 7357-5F 7738-5F

7357-5F

❸公開 昭和59年(1984)11月27日

発明の数 1 審查請求 未請求

(全 5 頁)

②半導体装置のパッケージの製造方法

頤 昭58-83188

の出

即特

頤 昭58(1983)5月12日

の発 明 者 秋山克彦

東京都品川区北品川6丁目7番 35号ソニー株式会社内

⑫発 明 者 小野鉄堆

東京都品川区北品川6丁目7番

35号ソニー株式会社内

仍発 明 者 梶山雄次

東京都品川区北品川6丁目7番 35号ソニー株式会社内

の出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

①代 理 人 弁理士 土屋勝

外2名

1. 発明の名称

半導体装置のパッケージの製造万法

2. 存許請求の範囲

近択ニッナング可能な材料から成る荘板上に半 導体装儀を収置し、接続用ワイヤを上記半導体観 健に抵抗すると共にこの抵抗用ワイヤの外部は復 部を上記書板の外部電復数統部位に接続し、次い で上記載板上において上記半導体装録及び上記扱 **収用ワイヤを一体に側旋モールドし、しかる徒上** 尼亜製をエンテングは去することを特徴とする牛 時体質度のパッケージの製造方法。

3. 発明の詳細な説明

産業上の利用分野

本発射は、半導体装置のパッケージの製造方法 に関する。

背景技術とその問題点

従来 、プリント 薔薇上の英藝世度の高いパンケ ージとして、チップキャリアタイプのパッケーツ が知られてい る。このパンケージはリードレス

タイプのパッケージで、パッケージの英面に引き 出されているハンダ付け可能な電板をプリント芸 坂の導体パメンに直接ハンメ付けして接続すると とにより実装を行うものである。

このテンプキャリアタイプバッケージには、セ うミックタイプとブラスチックタイプとがある。 セラミック タイプはペッケージ 自体が高値である ばかりでなく、ブリント芸板に直接ハンダ付けす ると、世皮サイタル時にもうミッタで上記ハンダ 及び上記導体との間の熱能装係数の差によつて扱 抚那にはがれやクランクが生じる恐れがあるとい う久点を有している。一方、ブラステンクタイプ はパンケージが安価であるという利点を有してい るが、熱放散性が悪く、また形状がパッケージの 製造の自助化に減していないという欠点を有して

とのような女来のブラステックタイプのチップ キャリアタイプバンケージの構造を第1回に示す。 このパンケージ(1)は、頻苗製の電極(2)が予め形成 されているブリント監視(3)上に単導体装置を構成

新聞報59-208756(2)

するチップ(4)を数置し、ワイヤボンディング法により上記チップ(4)と上記賀種(2)の一端とそ Auの総級から成るワイヤ(5)で接続した後、上方より散状のエボキン側脂を属下させて硬化成形することによつて作る。

このパンケージ(I)において、チップ(4)は樹脂脂(6)とブリント表板(3)とによつで囲まれている。これらの皮脂脂(6)及びブリント差板(3)の熱抵抗は共に大きいので、その動作時においてチップ(4)で発生する私をパッケージ(1)の外部に効果的に放散が高ない。即ち、このパッケージ(1)は高数などが悪いという欠点を有している。また上記の散状のエポキシ樹脂を調下することが難しく、でのためにパッケージ(1)はパッケージの変造の自め化に返していないという欠点を有している。

一方、上述のチンブャヤリアタイブバッケージ とは異なるパッケージにテーブ キャリアタイブバ ンケージがある。このタイプのパンケージは従来 のチンブキャリアタイブパンケージよりもさらに

るととができる。なお上配外部電極部は上記接続 用ウィヤ自体が集ねていてもよいし、上記接続用 ワイヤとは別に設けられかつ上記接続用ワイヤが 収載されているものでもよい。

以下本給別に係る単導体装置のパッケージの製造方法の支持例につき関南を参照しながら説明する。

は2 A 図~は2 D 図は木苑町の31 4 年齢例による半部年後にのバッケージの設立方法を役別するための工程図である。以下は2 A 心から工程域に設明する。

本発明は、上述の問題にかんがみ、熱放飲性が 良好でかつ信頼性の高い半導体装置のパンケージ の製造方法を提供することを目的とする。 発明の哲學

本発明に係る半端体験値のパッケーのの遊戏方法は、選択エッチング可能な材料から成る基準性にはなけれて、選択を上で数でし、鍵状用ワイヤを上記中がは、体験を上記書板の外部電極接続が配位に扱いたというには基本とというには対し、大の後と記書板上において対応まするようにはある。というに対してよって自動的に対応ので、個便かつ安備な方法によって自動的に対応

3 図に示す。次に第2 B 図において、上記チップ 政量部的にチップのを数量した後、ワイヤボンデ イング法によつてとのチップのと上記外部電極限 既する。次に第2 C 図において、第2 B 図の基で 既する。次に第2 C 図において、第2 B 図の基で 取録を明、テップの及びワイヤのを一体とするな がに、公知のトランスファ・モールド法(移成 がに、公知のトランスファ・モールド法(がに、公知のよこれがある。なお本実権例に おいては、上記的時モールド暦四の厚さ1を1 (四)とした。

次に祝 2 C 図において、 F。 のみを選択的にエッナングするが関節モールド暦の及び Au 暦 12 はエッナングしないエッナングな、例えば塩化第二鉄(FeC4。) 溶液を用いて、 芸板印の裏面 (11 a) 無からスプレーエッチングすることにより、 上記 選板印を飲去して、第 2 D 図に示すリードレスタイプのパッケージのを完成させる。上記エッチングによつて貸出された Au 居22の下面のうち外部

34篇程59-208756(3)

上述のようにして完成されたパンケージのJをプリント基板上に実装する場合には、第2D凶に示す上記外部電板面(12b)(12c)をプリント裏板上の呼体パタンに直接ハンダ付けして接続すればよい。

上述のは1 実施例の熱放散面 (12a) は、その物作時においてチップ (13) から発生する外の放散面となっている。企画の無伝導度は非常に高いので、チップ (13) から発生する熱は企業製のチップ税 (12a) から放散されることによって効果的に飲去される。しかし、より効果的にチップ (13) の発生剤を除去するためには、広い表面数を有する放為フィンの一部を上記熱放数面 (12a) に押し当てて空冷により熱を放散させるのが好ましい。

上述の都 1 突旋例のパッケージ DD は第 2 人図~ 第 2 D 優に示すような簡単な工程によつて作ると

光成させることができる。このように上記のエッナングによつてナップ 紋似部 図及び外部 互 を 部 の の 下 郎に上記 アンターカット部 (11a) ~ (11f) が が 成されるので、これらの部分に 他 所 が 回り込んで 突出部 (20a) ~ (20f) が 退立れる。 役 つ て 次 は 部 の 役 と で と が ま を 都 の ほ が 下 方 か ら な け か と な な な な な が 下 な で な な が で な な が で な な が で を な が か ら な け め で で を る と い う 利 点 が あ る の で 、 これらのナップ 敢 位 郡 の は な で れ る の テップ な 性 郡 いら 次 出 す る こ と な く 形 成 で れ の で 、 これらのナップ 敢 位 び の な び 外 部 電 極 部 の は を 必 返することができると い う 利 点 も ある。

終5人四~年5 C 函は本発明の第2 実施例による単海保装限のパンケーシの製造方法を設明するための工程図である。以下第5人回から工程原に表明する。

まず35 5 A 図において、厚さ3 5 (*)の Cu

• • • • • •

なお上述の第1実施例において、43.2 人間に示す場合と同様にチップ軟量部的及び外部電極部の76ct。16を設けた後に、番板のの上面を既述の76ct。16を用いて低かにエッチングすることにより、40人間に示すようにチップ軟便部的及び外部電筋部の88の下部の基板でにアンダーカット部(11s)~(11f)を形成し、次に第28四~第20四と同様な方法によつて第48四に示すパッケージのを

权の姜抜川の上面に公知のフォトレジストを強布 した依に所足のパリーンニングを行う。 久いで Cu のみを退択的にエッチングするエッチング放、例 えば既述の「FeCt」路板を用いて上記載板ODの表面 を低かにユッテンクすることによつて、上記書板 □Dの表面にテップ収置部位 (11g)及び外部貿易接 **战 形位 (11k) (11i) をそれぞれ形成する。 上記フ** オトレジストを除去した秩に第5B図において、 第1実施例と同様に、上記テップ軟優部位 (11g) にハング居囚を介してテップ囚を敬聞した技、ワ イャポンディング法によつてこのテップ殴と上記 外部電弧接級路位 (11h) (111) とをそれぞれ As の 細盤から成るワイヤロので投続する。なお本典が代 においては、徒述の駐由により、第1実施的で用 いたワイヤよりも狂の大きいワイヤを用いた。次 に第1兵権何と同様に関雎モールド層のを上記書 板切上に形成する。次に上記蓋板ので無 1 実施例 と同様な方法でエッチング統会してパッケージ40 を発成させる。上記エッテングにより耳出された ワイヤOSの指部が外部電極部GDGBとなり、またハ

ング房庭の下面が熱放散前(23m)となる。

上述のようにして完成されたパッケージのをブリント語以上に突張する場合には、第1天的例と 同様に、あらて圏に示す上記外部電板部の別をブリント遊び上の紹体パタンに直接ハンが付けして 世紀すればよい。このことから明らかなように、 本央始例においてはワイヤ時のな部をそのまま外 部間観節のほとして用いるために、ワイヤ時の後 を改述のように大きくするのが好ましい。なお別 放放面(23a)の概能は終1天館例と同様である。

上述のの2 実施例のパッケージ似は、無1 実施例のパッケージ四と異なつで、フォトレジスト工 使及びエッチング工程によつて基板回に設けられ た外部単便接続部位(11k)(11i)にワイナ時を進 後遊録するようにしているので、増1 実施例のパ ッケージ以における Au M0200及びNi M03で形 成する必要がない。上記のフォトレジスト工程を びエッチング工程は31 実施例のパッケージので 用いたメッキ工程よりもさらに簡便である。また これらのフォトレジスト工程及びエッチング工程

脳を用いることも可能である。この場合には既注 のエンチング板としては、ヒドラジンとエチレン ジアミンとの北合粒を用いればよい。

本発明に係る半導体複雑のパンケージの製造方 低によれば、その動作時において半導体複数から 発生する然の放放性が良好でありかつ信頼性が高 い小形のパンケージを、確めて簡便かつ安価な方。 彼によつて自動的に製造することができる。

4. 認施の簡単な説明

the production of the second

を用いることにより、Au 等の貴金属を用いる 必要がなくなるという利点がある。

上述の第1 実施的の基板の材料は透射エッチングが可能であれば Cu 等の他の金属であつてもよく、また研2 実施的の基板の材料も Fe 等の他の金属であつてもよい。第1 実施的においてはさらに金属以外の材料、例えばポリイミドアミト系物

なお図面に用いた符号において、

(1)2027220 バッケージ

(4)115 ・・・・・・・・・・・・ チップ

(5)など …… ワイヤ

an *** *** ***


(116)(114) 外部氧粒液状部位


07014 ------外形取極影


である。


代 雅 人 土 雅 助 · ** 包 芳 男 · ** 杉 梅 俊 发


福岡等59-208756(5)














37 2 D ⊠

第3日




羽 4 A 図





第5 A 図

37 5 B 🖾



第 5 C 図

